Köknar hdl yazarı köknar HDL yazarı, net metin üretmek için kullanılan bir EDA aracıdır Synthesizable Verilog Kayıt Transfer Seviyesi (RTL) Kodu
Şimdi İndirin

Köknar hdl yazarı Sıralama ve Özet

Köknar hdl yazarı Etiketler

jeneratör üretmek yazar Eda kicad dosyası köknar ağacı Köknar çıkarıcı Köknar Köknar decompress KÖKNAR Verilog kodu yaratıcısı Verilog kodunu oluştur verilog oluşturmak Verilog Verilog editörü FIR filtresi İir köknar verilog ayrıştırıcı Parse Verilog FIR filtre oluşturucu dijital köknar Verilog Simülasyonu Verilog sentezi eba

Köknar hdl yazarı Açıklama

FIR HDL yazarı, köknar filtrelerini ve testbenches yapmak için net metin Synthesizable Verilog Kayıt Transfer Seviyesi (RTL) kodunu oluşturmak için kullanılan bir EDA (Elektronik Tasarım Otomasyonu) aracıdır. Tasarım seçenekleri arasında birden fazla kanal, katsayı seti ve kaynak kullanımı özelliği (FPGA'lar için) içerir. Tasarımlar, maksimum saat frekanslarını sağlamak için tamamen senkronize ve kayıtlıdır. 300 MHz'teki saat oranları, Stratix ve Virtex cihazlarında (Quartus ve ISE sentezi ve yer ve rota araçlarını kullanarak) ölçülmüştür. Doğrulamanın kendisini zaman alıcı olarak kanıtladığı için, köknar HDL yazarı, birden fazla kanal ve katsayı kümesi arasında dürtü, adım ve rastgele yanıtlar için kendiliğinden kontrol testbeni oluşturur. Oluşturulan kod net metin verilog olduğundan, tasarımı farklı cihaz ailelerine, satıcılara, hatta bir uygulamaya özel bir entegre devreye (ASIC) geçirebilirsiniz. Tasarımlarınızın kontrolünü açık metin RTL kaynak koduyla tekrar kontrol edin! Tasarımınızın kontrolünü geri almak Bazı modern köknar HDL araçları kontrolünüzü uzaklaştırarak, seçeneklerinizi sınırlandırıyor ve istenmeyen kaynakları tüketiyorlar. Örneğin, FPGA'lar için köknar filtreleri oluşturan çoğu araç kaçak bit büyümesine sahiptir, genellikle nihai çıkışta 16 parçaya kadar yuvarlanacak 64 bitten büyük sonuçlar üretir. Tasarımcılar, üretimde ekstra bitlerin kullanımı (ve ödeme yapılması) seçiminden veya kendi filtrelerini yazdılar. FIR HDL yazarı, çarpandaki hassasiyeti sınırlamanıza ve nihai çıktının sınırlandırılmasına izin vererek bit genişliği büyümesini sınırlamanıza olanak sağlar. Net metin RTL FIR HDL yazarı, net bir metin RTL tasarım dosyası ve net bir metin RTL testbench oluşturur. Yine, çoğu araç ya şifreli kod kullanır ya da geçit seviyesi kodunu oluşturur. Oluşturulan Verilog RTL kodu, insan okunabilir net metindir. Net metin için erişim RTL kaynağı sizi kodunuzdan sorumlu tutar. Testbench ve tasarım dosyaları net metin verilog olduğundan, RTL simülasyonu son derece hızlıdır. Kendini kontrol eden verilog testbench, bir dürtü, adım ve rastgele bir uyarıcı (bir veya daha fazla kanal arasında) ve önceden hesaplanmış ROM sonuçlarına karşı kontrol eder. Tüm testler tamamlandıktan sonra, hata görülmezse, tüm testlerin ilettiği mesajı görüntüler.

Köknar hdl yazarı İlgili Yazılım